quartusii8.1使用教程 quartus ii怎么运行代码？
quartus ii怎么运行代码？
然后打开quartusii,然后把直接点击设置里就能运行代码
quartus2图形总线怎么连？
你用的什么编辑器。原理图真接接线就行了涩。HDL语言的话也可以生成模块，后再原理图动态链接库。或则直接用元件例化！
quartus2中怎么把之前自己设计过的器件加进来？
把能生成的bdf文件剪切粘贴到目标工程文件夹的根目录下再execute即可
quartusii13.0怎么恢复到最初的设置？
在可以打开”Tools”–”Option”对话框的
全选DisplayTabsafterchildwindow此项即可
quartus的优缺点？
优点：
支持什么多时钟每隔几小时分析什么；更易管脚分配和时序约束；强大无比的HDL综合能力；中有有MaxplusII的GUl，且易被MaxplusII的工程稳当地中间过渡到QuartusII开发环境；是对Fmax的设计具有挺好的效果；支持的器件种类许多；接受Windows、Solaris、Hpux和Linux等多种操作系统；第三方工具如综合、仿真等的链接。
缺点：
暂时没有缺点。
quartus项目建立好了怎么查看路径？
有modelsim_altera版本的安装一下就可以不仿真，两种应该是安装好其它的modelsim软件后在quartusII软件中tools-options-general-EDAtooloptions中设置中modelsim的路径
【quartus】原理图输入设计详解攻略？
这里我们默认您巳经新建项再说工程，在【File】菜单下点击【New】，即自动弹出用户设计组建向导，在【New】中选择【DesignFiles】-【BlockDiagram/SchematicFile】原理图文件输入
建立起原理图设计文件
动态链接库参数化元件，在绘图区左键双击鼠标左键，即弹出对话框去添加符号元件的窗口
三个调用然后输入端口“input”和逻辑器件“74138”
绘图操纵不能操作，建议使用缩放比例工具按钮后，请切换到回按钮（你选及画线工具），才能对绘图接受可以编辑。
从符号库中调出需要的再输入、输出端口，排放整齐
完成画线连接操作（鼠标放端点处，会不自动捕抓，首先按住左键拖动到目标处，释放后即结束一次画线操作）
鼠标左键鼠标双击端口名，如图示74138电路Y7N端所示，然后键入用户自定义的名字表就行。74138逻辑测试3电路原理图设计完毕！
在下拉菜单【Processing】中中,选择【StartCompilation】，启动全程编译器
3个半小时程序编译分析报告：
选择类型Processing/StartCompilation,手动完成结论、排错、综合、适配问题、汇编及时序分析的全过程。
编译过程中，错误`信息下方的信息栏下达命令（蓝色的字体）。右击此信息，也可以定位到错误`所在的位置处，改正后在此进行编译器转眼排除肾炎所有错误；
编译器完成后，会提示框编译报告，不显示相关编译信息。
QuartusII的编译器由一系列一次性处理模块构成；这些模块共同负责对设计项目的检错、逻辑综合、结构综合、输出结果的编辑配置，包括时序分析；
在这一过程中，将设计项目全面兼容到FPGA/CPLD目标器件中，同样的出现通用运输的输出低文件，如功能和时序信息文件，器件编程的目标文件；
编译器是需要检查出工程设计文件中可能会的错误`信息，以供设计者排除，后再产生一个结构化的网表文件表达出的电路原理图文件；
工程程序编译结束后，设计结果是否满足的条件设计要求，也可以时序仿真来分析什么；成立波形矢量文件
先添加引脚节点，选择菜单【View】-【UtilityWindows】-【NodeFinder】命令
在Filter下选择“Pins：unassigned”，再右击“List”，列一引脚端口
在Nodes Found下方的列表下你选所列出的端口，将其拖放波形文件的引脚编辑区
系统设置仿真设计时间长度，你选菜单【Edit】-【EndTime】命令，默认为1us，这里将其可以设置为100us
设置仿真设计时间周期，中,选择菜单【Edit】-【GridSize…】命令，默认为10ns，导致竞争冒险的存在，在仿真时信号波形和大量毛刺混叠在一起，会影响仿真结果，因此，这里可以设置为500ns
编辑器输入端口信号，不使用窗口缩放（左键可以放大，右键收缩）把波形比例缩放到最合适程度
起动时序仿真，在下拉菜单【Processing】中选择类型【StartSimulation】，结论波形可以说，与74LS138功能真值表完全不同，结果正确
版权声明：本文内容由互联网用户自发贡献，本站不承担相关法律责任.如有侵权/违法内容,本站将立刻删除。
