如何使用Xilinx ISE查看内部模块连线的波形

在使用Xilinx ISE进行调试时，我们不仅可以查看顶层模块的输入输出波形，还可以选择一个内部模块的部分wire或者reg的波形。本篇文章将介绍如何使用Xilinx ISE来实现这一功能。

使用自动生成工具快速添加调试输出

首先，我们可以通过一个比较笨拙但非常方便的方法来实现快速调试输出。我们可以将要调试的变量筛选出来，在顶层模块中自动生成用于调试的output输出以及添加用于调试的wire变量。

利用Test Fixture自动生成调试连线

其次，在Test测试文件中不需要自行编写连线。我们只需要新建一个Test Fixture，ISE会自动为我们生成调试连线。

查看子模块的波形

如果我们对顶层模块的输出还不够满意，可以在左边的菜单栏中选择Instances and Process，展开我们的测试模块，并逐级展开以查看所有的子模块。

右键点击一个子模块，然后选择Add To Wave Window，或者使用快捷键Ctrl W，就可以将这个次级模块的输入、输出和常量添加到波形窗口中。

添加完后，点击重新开始按钮，然后设置步进时间，就可以点击步进按钮来查看波形了。

自定义波形显示

在波形窗口上，我们可以根据不同的标志来区分输入（I）、输出（O）和常量（C）。

在选定的波形上，通过右键菜单中的Redix选项，我们可以调整波形的显示进制。

需要注意的是，如果是数组类型的信号，我们需要展开设置数组内部的波形。

通过移动时间黄线，我们还可以对比常量Parameter，迅速确定一个信号波形是哪个Parameter。

版权声明：本文内容由互联网用户自发贡献，本站不承担相关法律责任.如有侵权/违法内容,本站将立刻删除。