中规模集成计数器的设计实验总结 计数器芯片使用方法？
计数器芯片使用方法？
双向计数器也能是从任何给定的计数序列向上或向外定时计数，这些从头学习计数法“往上”并提升或减少到某个预设值，老是必须从预定值“向下”计数到零，那样我们就是可以再产生一个在提升到零计数或其他预设值时激活码激活的输出。
这种类型的计数器是正常情况一般称递减计数器，（CTD）。在二进制或BCD递增计数器中，是对不知从何而来某个选择设置值的每个外部时钟脉冲电流，计数法减1。特殊的方法的双用途IC，如TTL74LS193或CMOSCD4510，是4位二进制Up或Down计数器，有一个额外的输入引脚可中,选择向上或向下计数寄存器模式。
4位往下计数器
什么是数字集成电路IC？
数字集成电路IC很多，主要注意有：
1、门电路和组合逻辑电路：与门电路、或门电路、与非门电路、编码器、译码器等。
2、触发器和时序逻辑电路：D触发器、JK触发器、计数器、寄存器等。
3、混合集成电路：时基电路、AD/DA转换的电路等。
如何用JK触发器设计计数器？
按数器增减分:加法计数器,减法计数器,加/减法计数器.
7.3.1异步模式计数器
一,异步二进制计数器
1,异步模式二进制加法计数器
分析什么图7.3.1由JK触发器分成的4位异步模式二进制加法计数器.
分析方法:由逻辑图到波形图(所有JK触发器均近似为T/触发器的形式,且后一级触发器的时钟脉冲电流是前一级触发器的输出Q),再由波形图到状态表,由此分析出其逻辑功能.
2,同步异步二进制减法计数器
减法运算规则:0000-1时,可视为(1)0000-111111111-11110,其余以此类推.
注:74LS163的引脚排列和74LS161相同,不同之处是74LS163需要同步清零.
(2)CT74LS161的逻辑功能
①0时异步模式清零.C00
②1,0时歌词同步左行置数.
③1且CPTCPP1时,遵循4位自然二进制码进行同步二进制数器.
④1且CPT·CPP0时,计数器状态持续变为.
4,反馈信息置数法完成任务N进制计数器
方法如下:
·描写状态SN-1的二进制代码.
·求接近归零逻辑,即求置数再控制端的逻辑表达式.
·画连线图.
(集成显卡计数器中,清零,置数均采用网络同步的有74LS163均区分同步异步的有74LS193,74LS197,74LS192清零需要异步运行,置数需要离线的有74LS161,74LS160有的只具有异步运行清零功能,如CC4520,74LS190,74LS19174LS90则具有异步清零和异步运行置9功能.等等)
试用CT74LS161构成模小于等于16的N进制计数器
5,歌词同步二进制加/减计数器
二,网络同步十进制加法计数器
8421BCD码同步十进制加法计数器电路分析
三,集成显卡同计数器
1,独立显卡十进制不同步的加法计数器CT74LS160
(1)CT74LS160的引脚排列和逻辑功能示意图
图7.3.3CT74LS160的引脚排列图和逻辑功能示意图
(2)CT74LS160的逻辑功能
①0时异步清零.C00
②1,0时歌词同步分头并进置数.
③1且CPTCPP1时,明确的BCD码并且离线十进制定时计数.
④1且CPT·CPP0时,计数器状态一直保持增加.
2.独立显卡十进制歌词同步加/减计数器CT74LS190
其逻辑功能示意图如教材图7.3.15所示.功能如教材表7.3.10所示.
独立显卡计数器小结:
独立显卡十进制离线加法计数器74160,74162的引脚排列图,逻辑功能示意图与74161,74163是一样的,不同的是,74160和74162是十进制歌词同步加法计数器,而74161和74163是4位二进制(16进制)离线加法计数器.此外,74160和74162的区别是,74160区分的是异步清零,而74162按结构的是离线清零.
74190是单时钟集成显卡十进制不同步的可逆计数器,其引脚排列图和逻辑功能示意图与74191是一样的.74192是双时钟集成十进制歌词同步可逆计数器,其io口排列图和逻辑功能示意图与74193完全相同.
7.3.3依靠计数器的级联我得到大容量N进制计数器
计数器的级联是将多个计数器串接起来,以完成计数寄存器容量更大的N进制计数器.
1,异步模式计数器好象没有专门的进位模拟输出端,大多数这个可以用本级的高位输出信号驱动程序下一级计数器数器,即常规并行通信进位来扩充卡容量.
举些例子:74LS290
(1)100进制计数器
(2)64进制计数器
2,网络同步计数器有进位或借位输出端,可以不你选择最合适的进位或借位输出信号来驱动程序下一级计数器数器.离线计数器多路复用的有两种,一种级间常规串行进位,即异步,这种是将低位计数器的进位输出再才是高位计数器的时钟脉冲序列,异步运行的速度较慢.另外一种级间常规分头并进进位,即不同步的,这种像是是把各计数器的CP端连在一起接统一的时钟脉冲,而低位计数器的进位输出送高位计数器的计数控制端.
举例说明:74161
(1)60进制
(2)12位二进制计数器(慢速计数)
12位二进制计数器(迅速计数)
7.4寄存器和移位寄存器
寄存器是由具备存储功能的触发器阵列出声近似的.一个触发器可以读取1位二进制代码,存放n位二进制代码的寄存器,需用n个触发器来所构成.
听从功能的不同,可将寄存器分成三类基本寄存器和移位寄存器两大类.基本寄存器没法联成一体送入数据,必须时也只能并行作为输出.移位寄存器中的数据这个可以在偏移脉冲波作用下顺次排列逐位左移或左移,数据既可以不右行键入,左行作为输出,也可以串行然后输入,串行输出,还可以并行输入输入,串行输出,串行输入,联成一体输出,非常灵活自如,用途也很广.
7.4.1都差不多寄存器
概念:在数字电路中,单独贮存二进制数据或代码的电路称作寄存器.
1,单拍工作基本寄存器
无论是寄存器中以前的内容是什么,如果送数完全控制时钟脉冲序列CP上升沿等待,加在并行数据输入端的数据D0～D3,就立刻被扔入进寄存器中,即有:
2.双拍工作都差不多寄存器
(1)清零.CR0,异步模式清零.即有:
(2)送数.CR1时,CP迅速下降沿送数.即有:
(3)保持.在CR1,CP猛升沿以外时间,寄存器内容将持续变为.
7.4.2移位寄存器
1.双向移位寄存器
四位向左移寄存器:
时钟方程:
驱动方程:
状态方程:
右移位寄存器的状态表:
输入输入
现态
次态
只能说明
DiCP
1↑
1↑
1↑
1↑
0000
1000
1100
1110
1000
1100
1110
1111
连续输入4个1
单方向移位寄存器具高以上主要特点:
单向移位寄存器中的数码,在CP脉冲波操作下,也可以由前到后左移或左移.
n位双向移位寄存器这个可以存行李n位二进制代码.n个CP驱动信号即可能够完成串行然后输入工作,数百年间可从Q0～Qn-1端我得到并行的n位二进制数码,再用n个CP脉冲电流又可实现串行输出不能操作.
若串行键入端状态为0,则n个CP驱动信号后,寄存器便被清零.
2.顿井站移位寄存器
M0时向右移动M1时左移
3.板载显卡顿井站移位寄存器74LS194
CT74LS194的引脚排列图和逻辑功能示意图:
CT74LS194的功能表:
工作状态
0×××
100×
101↑
110↑
111×
同步异步清零
尽量
向左移
左移
右行键入
7.4.3移位寄存器的应用
一,圆环形计数器
1,环形计数器是将单向移位寄存器的串行键入端和串行输出来端联成一体,近似一个张开时的环.
结构特点:,将要FFn-1的输出低Qn-1接到FF0的再输入端D0.
工作原理:依据起始状态设置的不同,在然后输入数器脉冲波CP的作用下,环状计数器的有效状态也可以循环偏移一个1,也这个可以循环移位一个0.即当后输入CP驱动信号时,圆环形计数器中各个触发器的Q端或端,将两人一组地出现矩形驱动信号.
基于圆环形计数器时,可以系统设置适当的初态,且输出来Q3Q2Q1Q0端数码宝贝传说状态不能几乎一致(即没法全为
版权声明：本文内容由互联网用户自发贡献，本站不承担相关法律责任.如有侵权/违法内容,本站将立刻删除。
