quartusii怎么生成波形图文件 怎么在quartusii里仿真波形调整时间长度？
怎么在quartusii里仿真波形调整时间长度？
先在在Edit-EndTime调回来要想的结束时间，再在Overwrite Clock（会显示界面左边的小按钮）调波形周期（周期1s）
后来在Edit-GridSize调Timeperiod自己梳理出的，结果波形轴时间间隔为1s
【quartus】原理图输入设计详解攻略？
这里我们设置您巳经新建任务完了工程，在【File】菜单下点击【New】，即提示框用户设计确立向导，在【New】中选择【DesignFiles】-【BlockDiagram/SchematicFile】原理图文件输入
确立原理图设计文件
动态创建参数化元件，在绘图区鼠标双击鼠标左键，即提示框添加符号元件的窗口
各全局函数键入端口“input”和逻辑器件“74138”
绘图压制不能操作，在用图像大小工具按钮后，请快速切换回按钮（选择类型及画线工具），才能对绘图通过编辑器。
从符号库中打开系统要的再输入、输出端口，排放整齐
完成画线连接操作（鼠标放到端点处，会自动捉捕，按过左键拖拽到目标处，释放后即结束第二次画线操作）
鼠标左键双击端口名，如图示74138电路Y7N端所示，就输入用户自定义的名字去掉。74138逻辑测量电路原理图设计完毕！
在下拉菜单【Processing】中你选择【StartCompilation】，正常启动全程代码编译
50分钟编译器分析报告：
中,选择Processing/StartCompilation,自动能够完成讲、排错、综合、完全适配、汇编及时序分析的全过程。
编译过程中，错误`信息下方的信息栏下指示（蓝色字体）。鼠标双击此信息，也可以定位到错误`的地方处，改正后在此通过编译程序至使排除所有错误；
代码编译成功了后，会弹出来编译报告，总是显示去相关编译信息。
QuartusII的编译器由一系列全面处理模块构成；这些模块专门负责对设计项目的检错、逻辑综合、结构综合、输出结果的编辑配置，包括时序分析；
在这一过程中，将啊,设计项目完全适配到FPGA/CPLD目标器件中，同时有一种多用途的输出来文件，如功能和时序信息文件，器件编程的目标文件；
编译器首先检查一下出工程设计文件中肯定的出现了错误信息，以供设计者可以排除，然后再有一种一个结构化的网表文件怎样表达的电路原理图文件；
工程编译程序能完成后，设计结果有无满足设计要求，这个可以按照时序仿真来分析什么；建立波形矢量文件
先添加引脚节点，选择类型菜单【View】-【UtilityWindows】-【NodeFinder】命令
在Filter下你选择“Pins：unassigned”，再右击“List”，列出引脚端口
在Nodes Found下方的列表下选择类型所列一的端口，将其拖放在波形文件的引脚编辑区
设置里仿真时间长度，你选菜单【Edit】-【EndTime】命令，默认为1us，这里将其设置里为100us
设置里仿真时间周期，选择类型菜单【Edit】-【GridSize…】命令，默认为10ns，由于竞争冒险的存在，在仿真时信号波形和大量毛刺混叠在一起，会影响仿真结果，因此，这里设置为500ns
编辑器键入端口信号，使用窗口图像大小（左键放大缩小，右键涨大）把波形图像大小到合适程度
启动时序仿真，在下拉菜单【Processing】中你选择【StartSimulation】，讲波形可见，与74LS138功能真值表同一，结果正确
版权声明：本文内容由互联网用户自发贡献，本站不承担相关法律责任.如有侵权/违法内容,本站将立刻删除。
