多功能计数器系统仿真测试 CPLD支持什么在线调试工具？

CPLD支持什么在线调试工具？

一、实验目的

1.熟悉CPLD开发软件的基本使用。

2.掌握CPLD逻辑电路的设计方法。

3.将使用逻辑分析仪测试和分析数字电路。

二、实验任务和内容

1.在CPLD中设计一个多位计数器电路。设计要求如下:

(1)6位十进制加减计数器，可在运算时改变加法或减法；

(2)输入最高频率为1MHz、信号电平为0 ~ 5V的脉冲信号。

(3)6位数码管动态扫描显示，显示亮度均匀不闪烁。

(4)有一个手动复位按钮。

2.设计电路的软件模拟。

3.计数电路的CPLD下载和实验调试。

4.用虚拟逻辑分析仪进行调试和测试。

第三，实验设备

1.一个电子测量实验箱。

2.计算机(一台能够运行windows2000和图形控件的计算机)

3.一个函数发生器。

CPLD实验板一块。

5.几根短线

四、实验原理

4.1 CPLD简介

可编程逻辑器件(PLD)是20世纪70年代发展起来的划时代的新型逻辑器件。一般来说，PLD器件是用户为完成某种逻辑功能而配置的电路。20世纪80年代末，美国ALTERA和XILINX公司采用E2CMOS工艺，分别推出大规模和超大规模复杂可编程逻辑器件(CPLD)和现场可编程门阵列器件(FPGA)。在实现高度集成的同时，这款芯片具有以往LSI/VLSI电路无法比拟的应用灵活性和多配置功能。90年代，CPLD/FPGA发展更为迅速，不仅具有电擦除的特性，还具有边缘扫描、在线编程等先进特性。此外，外围I/O模块扩展了系统的应用范围和可扩展性。常用的有西林X公司的EPLD和ALTERA、LATTICE公司的CPLD。

CPLD/FPGA的设计开发采用功能强大的EDA工具，通过符合国际标准的硬件描述语言(如VHDL或VERILOG-HDL)进行电子系统设计和产品开发。开发工具的通用性、设计语言的标准化和设计过程几乎与所用CPLD/FPGA器件的硬件结构无关，因此成功设计的逻辑功能软件具有良好的兼容性和可移植性，开发周期短。易学易用，开发方便。

虽然CPLD、FPGA等各类PLD器件各有特点和优势，但都是由三部分组成:(1)二维逻辑块阵列，构成器件的逻辑核心；(2)输入/输出块(3)与逻辑块的互连资源连接，连接资源由各种长度的线段组成。组成，还包括用于连接逻辑块、逻辑块和输入输出部件的可编程连接开关。

CPLD实验电路板选用ALTERA公司的EPM7128SLC84。EPM7128SLC84的特点是:84个引脚，128个宏单元，2500个等效逻辑门，15ns速度和PLCC84封装。除了电源引脚、接地引脚、全局控制引脚和JTAG引脚，总共提供64个可用的I/O引脚，可以任意配置为输入、输出和双向。

multisim计数器不动？

柜台内部有问题，导致建议退出重新进入。

CPLD 逻辑 实验 设计 电路

版权声明：本文内容由互联网用户自发贡献，本站不承担相关法律责任.如有侵权/违法内容,本站将立刻删除。