vhdl实验箱与电脑连接引脚设置 CPLD支持什么在线调试工具？
CPLD支持什么在线调试工具？
一、实验目的
1.熟得不能再熟CPLD的开发软件的基本都使用。
2.能够掌握CPLD逻辑电路设计方法。
3.会用逻辑分析仪并且数字电路的测试分析什么。
二、实验任务和内容
1.在CPLD中设计什么一个多位计数器电路，设计要求为：
（1）6位十进制加法/减法计数器，运行过程中可变动加法或减法；
（2）输入输入数器信号频率最高1MHz，信号电平为0～5V的脉冲信号。
（3）6位数码管动态扫描会显示，没显示亮度均匀，不光芒闪烁。
（4）有手动启动清零按键。
2．对设计的电路参与软件仿真
3．计数器电路的CPLD直接下载、实验调试。
4．在用虚拟店逻辑分析仪通过调试和测试
三、实验器材
1.电子测量实验箱1台
2．计算机(具备运行windows2000和图形化控件的能力1台
3．函数发生器1台
实验板1块
5.短接线若干
四、实验原理
4.1CPLD详细介绍
可编程逻辑器(PLD)是70年代发展起来的一种划时代的研发新型逻辑器件，一般来说，PLD器件是由用户配置一般以能完成某种逻辑功能的电路。80年代末，美国ALTERA和XILINX公司常规E2CMOS工艺，分别所推出如此大规模和超大规模的急切可编程逻辑器件(CPLD)和现场可编程逻辑门阵列器件(FPGA)，这种芯片在都没有达到高度集成度的同时，所本身的应用灵活性和多组态功能是以往的LSI/VLSI电路无法媲美的。到90年代，CPLD/FPGA发展更为快速，不仅仅具有电橡皮擦功能特性，而且直接出现了边缘扫描及在线编程等低级特性。别外，外围I/O模块扩展了在系统中的应用范围和扩展性。较具体用法的有XILINX公司的EPLD和ALTERA及LATTICE公司的CPLD。
CPLD/FPGA的设计开发采用功能强大的EDA工具，是从符合国家规定国际标准的硬件具体描述语言(如VHDL或VERILOG-HDL)来通过电子系统设计和产品开发，开发工具的通用性，设计语言的标准化在内设计过程几乎与所带的CPLD/FPGA器件的硬件结构没有关系，因为电脑设计成功的逻辑功能软件有挺好的的兼容性和可移植性，变更土地性质投入成本低；易学易用，的新便捷快速。
事实上CPLD、FPGA在内其它类型的PLD器件的结构各有其特点和长处，只不过简洁的语言起来它们都是由三大部分排成的：（1）三个二维的逻辑块阵列，近似器件的逻辑排成核心；（2）输入字母块（3）连接到逻辑块的互联资源，连线资源由各种长度的线段分成，也以及主要用于再连接逻辑块之间，逻辑块与输入输出部分的可编程再连接控制开关。
本CPLD实验电路板选用ALTERA公司的EPM7128SLC84器件，EPM7128SLC84的特点为：84引脚Pin，内部有128个宏单元、2500个正弦逻辑门、15ns的速度、PLCC84封装形式。除电源引脚、地线引脚、全局控制引脚和JTAG引脚外，共可以提供了64个用下I/O脚，这些引脚这个可以横竖斜配置为输入、作为输出和双向。
vhdl引脚类型？
端口的名称是数以万计的，因为端口名称是用户自己定义的，如果能条件符合VHDL标示符的规定就行。
端口的信号模式只能5种：流入实体IN、黑色的血实体out、时分复用的上下行端口（既可以不泄入也可以不溢出实体，但肯定不能同时）INOUT、内带反馈处理的输出端口（在黑色的血实体的同时，又倒灌实体）BUFFER、无某种特定方向LINKAGE。
版权声明：本文内容由互联网用户自发贡献，本站不承担相关法律责任.如有侵权/违法内容,本站将立刻删除。
