亿图图示怎么将两个元件连接起来 如何在QuartusII中建立一个图形设计文件？
如何在QuartusII中建立一个图形设计文件？
1.创建设计文件后，选择文件，然后选择新建。
【quartus】原理图输入设计详解攻略？
在这里，默认情况下，您已经构建了一个新项目。点击[File]菜单下的[New],打开用户设计和建立向导，在[New]中选择[Design files]-[Block diagram/原理图文件]进行原理图文件输入。
建立原理图设计文件
调用参数化组件，在绘图区双击鼠标左键，弹出添加符号组件的窗口。
调用输入端口 "输入和输出和逻辑器件 "74138和分别是。
绘图控制操作，使用缩放工具按钮后，请切换回按钮(选择和画线工具)来编辑绘图。
从符号库中调出需要的输入输出端口，整齐排列。
完成画线连接操作(鼠标放在端点时，会自动捕捉，按下左键拖动到目标，松开后完成一次画线操作)。
鼠标左键双击端口名称，如电路74138的Y7N端子所示，直接输入自定义名称。74138逻辑测试电路原理图设计！
在下拉菜单[处理]中选择[开始编译],开始整个编译。
编写全过程分析报告；
选择处理/开始编译，自动完成分析、调试、综合、改编、汇编、时序分析的全过程。
在编译期间，错误消息由下面的信息栏(红色字体)指示。双击此信息以定位错误，纠正错误并在此编译，直到所有错误都被消除。
编译成功后，会弹出编译报告，显示相关编译信息。
QuartusII的编译器由一系列处理模块组成；这些模块负责错误检测、逻辑综合、结构综合、输出结果的编辑和配置以及设计项目的时序分析；
在此过程中，设计项目适应FPGA/CPLD目标器件，同时生成多用途输出文件，如功能和时序信息文件、器件编程目标文件等。
编译器首先检查出工程设计文件中可能存在的错误信息，供设计者排除，然后生成用结构化网表文件表示的电路原理图文件；
工程编制完成后，可以通过时序仿真分析设计结果是否满足设计要求；创建波形向量文件
添加一个固定节点，然后选择菜单视图-实用程序窗口-节点查找器。
选择 "引脚:未分配 "在“过滤器”下，然后单击 "列表和列出引脚端口。
在找到的节点下的列表中选择列出的端口，并将其拖放到波形文件的引脚编辑区域。
设置模拟时间长度，并选择菜单[编辑]-【结束时间】命令，默认为1us，这里设置为100us。
设置模拟时间段，并选择菜单[Edit]-[Grid size …]命令。默认值为10ns。由于竞争冒险的存在，仿真时信号波形和大量毛刺混在一起，影响了仿真结果。因此，这里设置为500ns。
编辑输入端口信号，并使用窗口缩放(左键缩放，右键缩放)将波形缩放到适当的程度。
启动时序模拟，并从下拉菜单[处理]中选择[启动模拟]。分析波形可见，与74LS138函数真值表一致，结果正确。
版权声明：本文内容由互联网用户自发贡献，本站不承担相关法律责任.如有侵权/违法内容,本站将立刻删除。
